

(19) 日本国特許庁 (J P)

(12) 特 許 公 報 (B 2)

(11) 特許番号

第2602276号

(45) 発行日 平成9年(1997)4月23日

(24) 登録日 平成9年(1997)1月29日

(51) Int.Cl. ⁴	識別記号	庁内整理番号	F I	技術表示箇所
C 2 3 C	14/06		C 2 3 C	14/06
	14/34			14/34
H 0 1 L	21/203		H 0 1 L	21/203
	21/285			21/285
		S 0 1		S
				3 0 1 R
				請求項の数7(全12頁)

(21) 出願番号 特願昭63-60421

(22) 出願日 昭和63年(1988)3月16日

(65) 公開番号 特開平2-138456

(43) 公開日 平成2年(1990)5月28日

(31) 優先権主張番号 特願昭62-163092

(32) 優先日 昭62(1987)6月30日

(33) 優先権主張国 日本 (J P)

審判番号 平7-8544

(73) 特許権者 999999999

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

(72) 発明者 二根 正樹

茨城県日立市久慈町4026番地 株式会社

日立製作所日立研究所内

(72) 発明者 宮崎 邦夫

茨城県日立市久慈町4026番地 株式会社

日立製作所日立研究所内

(74) 代理人 弁理士 小川 勝男 (外1名)

合議体

審判長 萩島 俊治

審判官 高梨 操

審判官 生越 由美

最終頁に続く

(54) 【発明の名称】 スパッタリング方法とその装置

1

(57) 【特許請求の範囲】

【請求項1】 真空容器内に対向して配置されたスパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタリングと逆スパッタリングを交互に複数回繰り返して前記基板上に前記ターゲットの物質を堆積する方法であって、前記ターゲットに印加する電圧を前記基板に印加する電圧より高くすることを特徴とするスパッタリング方法。

【請求項2】 真空容器内に対向して配置されたスパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタリングと逆スパッタリングを交互に複数回繰り返して前記基板上に前記ターゲットの物質を堆積する方法であって、前記真空容器をアースとし、前記基板と前記ターゲットの両方にパルスのピーク値よりも低いベース電圧を含む負のパルス電圧を印加するとともに、前記ター

2

ゲットの印加する電圧を前記基板に印加する電圧よりも高くすることを特徴とするスパッタリング方法。

【請求項3】 真空容器内に対向して配置されたスパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタリングと逆スパッタリングとを交互に複数回繰り返して前記基板上に前記ターゲットの物質を堆積する方法であって、前記ターゲットに印加する電圧を前記基板に印加する電圧より高くするとともに、前記ターゲットと前記基板との間にコイルを設置し高周波電圧を印加してプラズマを発生させることを特徴とするスパッタリング方法。

【請求項4】 真空容器内に対向させてターゲットと基板とを配置し、イオン源より発生させたイオンを加速して前記ターゲットに衝突させて該ターゲットの物質を前記基板に堆積させるスパッタリングと前記基板上に堆積し

(2)

特許2602276

3
た前記物質をスパッタリングする逆スパッタリングとを交互に複数回くり返して前記基板上に前記ターゲットの物質を所望の厚さに堆積させることを特徴とするスパッタリング方法。

【請求項5】真空容器内の蒸発物質を蒸発させて基板に堆積する蒸着方法において、前記蒸着と前記基板に負の電圧を印加してイオン衝撃により前記基板上に堆積した蒸着物質をスパッタリングさせる逆スパッタリングとを交互に複数回くり返して基板上に前記蒸発物質を堆積することを特徴とする蒸着方法。

【請求項6】真空容器内にスパッタ用ターゲットと基板とを対向させて配置し、前記スパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタと逆スパッタとを交互に複数回行い、基板上にターゲット物質の薄膜を形成する薄膜形成装置であって、任意の二つのパルス波形信号を発生する任意波形発生器と、この任意波形発生器からの夫々の波形信号を受けて該夫々の波形信号に対応する波形のスパッタ電圧及びバイアス電圧を独立に夫々発生する波形制御電源とを備え、前記スパッタ電力における電圧をバイアス電力における電圧より高く印加する手段を有することを特徴とする薄膜形成装置。

【請求項7】真空容器内に基板と電子ビームの照射によって前記基板上に蒸着物を堆積させる蒸発源を対向させて配置し、前記基板に負のパルス電圧を印加し、蒸着と逆スパッタリングを交互に複数回くり返して前記基板上に前記蒸着物を堆積させる薄膜形成装置であって、任意の三つの波形を発生する任意波形発生器と、この任意波形発生器からの夫々の波形信号を受けて、該夫々の波形に対応する波形のバイアス電圧、電子ビーム蒸発源の熱電子加速電圧及び電子ビームを偏向する電圧を夫々独立に発生する波形制御電源を備え、前記バイアス電圧、熱電子加速電圧及び偏向電圧を、夫々基板、熱電子発生フィラメント、偏向コイルに印加する手段を有することを特徴とする薄膜形成装置。

【発明の詳細な説明】

【産業上の利用分野】

本発明は、イオン衝撃による薄膜形成方法と薄膜形成装置およびその応用製品に係る。本発明は特にラージ・スケール・インテグレートッド・サーキットのバリヤ層或いは配線膜に適用するのに好適である。

【従来の技術】

ラージ・スケール・インテグレートッド・サーキット(LSI)或いはベリ・ラージ・スケール・インテグレートッド・サーキット(VLSI)の集積度が進むと、シリコン基板とアルミニウム配線間のコンタクトホールやアルミニウム配線間のスルーホール径が大きくなり、第21図に示すアスペクト比が大きくなってくる。一般に用いられているマグネトロンスパッタ法では、アスペクト比が1に近づいてくると配線材料のスパッタ付着時のシャドーイング効果により、第21図に示すステップカバレツ

4
ジが悪くなり、配線抵抗の増大やエレクトロマイグレーションなどによる断線が発生しやすくなる。これを改善するため、特開昭61-261472号公報に示すように、ターゲットと基板に負の電圧を印加しながら膜形成するバイアススパッタ法が開発された。第16図はその一例で直流マグネトロンスパッタ法の原理を示している。ターゲット6にスパッタ用直流電源12、基板8にはバイアス(逆スパッタ)用直流電源11が接続されている。これらの電極には第17図の波形の模式図が示すように膜形成時には常時負の電圧が印加されているため、基板8はArイオン衝撃(逆スパッタ)を受けながら膜が形成されていく。このため、バイアスなしのスパッタ法に比べステップカバレツジを改善できる。なお符号7はマグネット、10は絶縁物、17は真空容器が示している。

【発明が解決しようとする課題】

しかし、このようなバイアススパッタ法では、結晶(111)配向性が著しく低下することが明らかとなってきた。結晶粒の配向性とエレクトロマイグレーション、ストレスマイグレーションとは関連があり、配向性が良い程、エレクトロマイグレーション、ストレスマイグレーションの耐性が向上することが知られている。そこで、本発明の目的は、膜質とステップカバレツジの両方を満足できる膜形成方法および装置を提供するにある。

本発明の他の目的は、かかる方法によつて形成された膜を具備する集積回路装置を提供するにある。

【課題を解決するための手段】

上記の目的を達成するために、本発明による膜形成方法は、ターゲットと基板の両方に負の電圧を印加してスイッチングし、膜形成と逆スパッタを交互に複数回行うことにある。

又、ターゲットと基板の両方にいずれもベース電圧を含む負のパルス電圧を印加してスイッチングすることにある。

本発明は、真空容器内に対向して配置されたスパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタリングと逆スパッタリングを交互に複数回くり返して前記基板上に前記ターゲットの物質を堆積する方法であって、前記ターゲットに印加する電圧を前記基板に印加する電圧より高くすることを特徴とするスパッタリング方法にある。

更に、本発明は、前記真空容器をアースとし、前記基板と前記ターゲットの両方にパルスのピーク値よりも低いベース電圧を含む負のパルス電圧を印加するものである。

また、本発明は、前記ターゲットと前記基板との間にコイルを設置し高周波電圧を印加してプラズマを発生させることを特徴とする。

本発明は、真空容器内に対向させてターゲットと基板とを配置し、イオン源より発生させたイオンを加速して前記ターゲットに衝突させて該ターゲットの物質を前記

50

(3)

特許2602276

5

基板に堆積させるスパッタリングと前記基板上に堆積した前記物質をスパッタリングする逆スパッタリングとを交互に複数回くり返して前記基板上に前記ターゲットの物質を所望の厚さに堆積させることを特徴とするスパッタリング方法にある。

本発明は、真空容器内にスパッタ用ターゲットと基板とを対向させて配置し、前記スパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタと逆スパッタとを交互に複数回行い、基板上にターゲット物質の薄膜を形成する薄膜形成装置であって、任意の二つのパルス波形信号を発生する任意波形発生器と、この任意波形発生器からの夫々の波形信号を受けて該夫々の波形信号に対応する波形のスパッタ電圧及びバイアス電圧を独立に夫々発生する波形制御電源とを備え、前記スパッタ電力における電圧をバイアス電力における電圧より高く印加する手段を有することを特徴とする薄膜形成装置にある。

更に、本発明は、真空容器内に基板と電子ビームの照射によって前記基板上に蒸着物を堆積させる蒸発源を対向させて配置し、前記基板に負のパルス電圧を印加し、蒸着と逆スパッタリングとを交互に複数回くり返して前記基板上に前記蒸着物を堆積させる薄膜形成装置であって、任意の三つの波形を発生する任意波形発生器と、この任意波形発生器からの夫々の波形信号を受けて、該夫々の波形に対応する波形のバイアス電圧、電子ビーム蒸発源の熱電子加速電圧及び電子ビームを偏向する電圧を夫々独立に発生する波形制御電源好ましくはアナログ波形電源を備え、前記バイアス電圧、熱電子加速電圧及び偏向電圧を、夫々基板、熱電子発生フィラメント、偏向コイルに印加する手段を有することを特徴とする薄膜形成装置にある。

本発明は更に以下の要件を有するのが好ましい。

真空容器内に導入したアルゴンガス又はヘリウムガスをイオン化してターゲットと基板に交互に衝突させること。

前記ターゲットのパルス電圧印加時間を前記基板のパルス電圧印加時間より長くすること。

スパッタ電力と逆スパッタ電力を脈流にし、少なくともスパッタ電力の脈流は電力値の差の大きい波形となし、且つスパッタ電力の脈流と逆スパッタ電力の脈流の位相を互いにずらすこと。

前記真空容器内にアルゴンガスを導入してイオン化してスパッタリングを行うと共に、該真空容器の雰囲気圧力を 10^{-1} Torrよりも低くすること。

コイルに印加する高周波電圧(電力)を変えることにより、バイアス電流を可変できるようにすること。

コイルに印加する高周波電圧(電力)、ターゲット電圧(電力)、バイアス電圧を独立に変えても互いに干渉されず、常に設定された値になるように自己制御すること。

6

ターゲットと基板に印加する電圧を直流と直流、直流と高周波、高周波と直流、高周波と高周波のいずれか一つとすること。

前記基板に負の電圧を印加して逆スパッタリングを行っている間に、前記蒸発物質を予熱しておくこと。

電子ビームにより加熱して蒸発させ、この際、熱電子加速電圧に同期して熱電子偏向コイルの出力を変化させて電子ビームの集点ずれを防止すること。

アルゴンと窒素とを酸素を含む反応性ガス雰囲気中で、ターゲットにチタンを用いてスパッタリングと逆スパッタリングを交互にくり返して窒化チタン膜を形成すること。

スパッタリングと逆スパッタリングのスイッチング周期と通電比の少なくとも一方を変えることにより、粒状品と柱状品の層状組織或いは混合組織を有する窒化チタン膜を形成すること。

集積回路を有するシリコン基板上にバリヤ層を介してアルミニウム配線膜を具備する集積回路装置において、前記バリヤ層が粒状品と柱状品の層状組織或いは混合組織を有する窒化チタン膜からなること。

前記アルミニウム配線膜の(111)面のX線回折強度のピーク値が $150 \times \text{cps}$ 以上であること。

凹みを有する基板表面にスパッタリング又は蒸着によって形成された薄膜を有する物品において、前記基板の表面に形成された膜厚(L1)と前記基板の凹みのエッジ部分に形成された膜厚(L2)との比(L2/L1)が0.3以上よりなること。

前記凹みの底面及び側壁面に位置する膜面が該底面及び側壁面に対してほぼ平行であり、前記凹みのエッジ部分に位置する膜面が上拡がりの傾斜を有し、前記基板表面に位置する膜面が該表面に対してほぼ平行であること。

基板とターゲットの間にコイルを配置し、これに高周波を印加しプラズマを発生させる高周波電源とバイアス電流を検出するセンサーを備え、任意波形発生器からの信号とバイアス電流センサーからの信号とを比較し、常に設定されたバイアス電流になるようコイルに印加する高周波電力を制御すること。

〔作用〕

結晶粒の配向に及ぼす因子として、真空容器内に残留する O_2 , N_2 , H_2O などの不純物ガスがある。これらがスパッタ粒子に混入すると、結晶方位の異なる結晶核を発生させることと、成長過程で堆積欠陥を成長させるため膜質が低下する。

第18図は従来法のDCマグネトロンバイアススパッタ法の膜形成メカニズムを模式的に示したものである。第16図、第17図に示すように基板8とターゲット6に負の電圧が常に印加されているため、基板に付着したAと不純物の一部が逆スパッタされる。逆スパッタされた不純物は原子状に解離され活性化している。これがターゲット

(4)

特許2602276

7

から飛来してくるAlのスパッタ粒子に再混入するため、さらに膜質が低下する。そこで、本発明では第2図に示す波形の模式図のように、ターゲットと基板に印加する電圧を交互にスイッチングすることにより、上記の問題点を解決した。第4図、第5図に本発明の膜形成メカニズムを示す。ターゲットに負の電圧を印加しAlのスパッタ粒子を基板に付着させる。このとき、真空容器内の残留不純物ガスも基板表面の膜内部に混入する。次にターゲットに印加されている電圧をOFFにし、基板に負の電圧を印加すると基板に付着したAlと不純物の一部はArイオン衝撃により逆スパッタされ、膜は清浄化され且つ整形される。この動作を連続してくり返して膜を形成して行くため配向性とステップカバレッジの良い膜が形成される。これが本発明の基本的な考えである。しかし、スパッタとバイアス電圧を交互にスイッチングし、完全に電圧を0にすると、成膜放電範囲が限定される。なぜなら、第1図の本発明の装置が示すようにターゲットにはマグネット7が設置されており、これがプラズマを集束させ 10^{-1} Torr台でスパッタ放電を可能にしている。しかし、基板8にはマグネットは設置されていないため、基板に負の電圧を印加しても放電できない。したがって基板は逆スパッタされない。しかし、本発明ではターゲット8と基板8の間にコイル5を設置し、これに高周波を印加しプラズマを発生させることにより、高真空域での放電を安定に接続できるようにしてある。本発明によればAr雰囲気圧力を 10^{-1} Torrよりも低くすることができ、そのため、ターゲット8とアースされた真空容器17間の放電が完全に0になつても、基板に電圧が印加されれば、基板と真空容器アース間で放電することができ、しかし、成膜条件によっては、まだ放電(バイアス電流)が不十分な場合もある。そこで、本発明は第3図の波形の模式図が示すように、電圧をターゲットから基板に切り換えるとき、スパッタ電圧(電力)を完全に0にしないで、スパッタ(膜形成時)の時より電圧(電力)を低くしてスパッタ放電を接続させておく。これにより、Arイオンの一部は基板に流れ込み基板は逆スパッタされる。しかし、この電圧を高くすると不純物の再混入が多くなるため適正値を設定しなければならない。また、上記の因子の他に、スイッチング周期、バイアスとスパッタの通電比などの因子を適切に選ぶことにより、膜特性とステップカバレッジを大幅に改善できる。

【実施例】

「実施例1」

第1図、第3図を参照して、本発明による薄膜形成装置の実施例を示す。第3図は本発明の波形の模式図である。ここで、PWはスパッタピーク電力、BWはスパッタベース電力、PVはバイアスピーク電圧、BVはバイアスベース電圧、BW/PWはスパッタベース電力比、 $T2/(T1+T2)$ はバイアス比、 $(T1+T2)$ はスイッチング周期とする。第1図において、2はスパッタ電力波形制御電源、1は

8

逆スパッタ定電圧波形制御電源、4はバイアス電流検出センサー、5はプラズマを発生するための高周波コイル、3はバイアス電流制御と高真空域で安定に放電できるようにするためのバイアス電流制御高周波電源、17は膜形成を行う真空容器、8は基板(たとえばSi基板)、6はターゲット、10は絶縁物、9はCPUなどから構成されている任意波形発生器でスパッタ、バイアス、バイアス電流の波形の設定とプログラム制御を行うものである。このように構成された薄膜形成装置において、まず、任意波形発生器9で、スパッタ電力波形およびバイアス電圧波形(逆スパッタ)とバイアス電流を設定する。設定されたそれぞれの信号は、スパッタ電力波形制御電源2、逆スパッタ定電圧波形制御電源1、バイアス電流制御高周波電源3に供給される。これらの電源は負荷などが変動しても、常に設定された波形になるようにフィードバックされている。このため設定値を独立に変えても他の因子には影響を及ぼさない。本発明の特徴の一つであるバイアス電流の制御方式について詳細に説明する。バイアス電流は、バイアス電圧PVを例えば150Vに設定しても、スパッタ電力などを変えれば大きく変動する。これを防止するためバイアス電流検出センサー4でバイアス電流を検出し、任意波形発生器9からの設定信号と比較し常に設定された値になるように高周波コイル5に供給する高周波電力をバイアス電流制御高周波電源3により制御し一定に保持している。また、これらの動作は高真空域で安定に放電を接続させるのにも役だっている。以下、第1図に示した薄膜形成装置による薄膜形成について第6図～第10図を用いて説明する。以下の説明で共通条件としてターゲットにはAl-1重量%Si合金、基板にはSiウエハーを用い、真空到達圧力は 3×10^{-1} Torr、放電圧力はArガス雰囲気では 5×10^{-1} Torrとした。まず、スパッタ放電持続に及ぼす高周波電力(コイルに印加する)とAr雰囲気圧力との関係を第6図に示す。スパッタ電力を500Wの一定にし、コイルに印加する高周波電力を0～200Wに変えた場合である。高周波電力が0Wの時、放電限界圧力は 9×10^{-4} Torrであるが、高周波電力が増加するにしたがって放電限界圧力は低下して行く。しかし、高周波電力が100W付近になると低下は少なくなれば一定となり、これ以上高周波電力をコイルに供給しても放電限界圧力は 8×10^{-4} Torrである。このように本発明は、従来法のDCマグネトロンスパッタ法に比べ1桁以上高真空域で放電できるため膜質の向上に役だっている。第7図はスイッチング周期($T1+T2$)を1秒、バイアスピーク電圧PVを150V、バイアスベース電圧BVを50V、バイアス電流を0.3Aにし、スパッタベース電力比(BW/PW)を0～1に変えX線回折強度(I_{111})に及ぼすスパッタベース電力比の影響を調べたものである。スパッタベース電力比が0～0.3付近で370Kcpsの最大値を示しているが、これ以上、スパッタベース電力比が大きくなると回折強度は大きく低下し、スパッタベース電力比

(5)

特許2602276

9

1で130Kcpsになる。すなわち、スパッタベース電力比が1に近づいたが、X線回折強度が低下するのはスパッタ電力が従来法と同じく連続放電に近づいたため真空容器内の不純物ガス(N_2 , O_2 , H_2O)が膜内に混入して行くためである。なお、同一条件における従来法の回折強度は8Kcpsであった。本発明は従来法の約50倍の回折強度があり、いかに、結晶粒の配向性が優れているかわかる。

第8図は第7図で最大の回折強度が得られたスパッタベース電力比を0.3にし、スイッチング周期($T1+T2$)を0.1~100秒に変え、回折強度に及ぼすスイッチング周期の影響を調べたものである。スイッチング周期が0.1~10秒の範囲では、ほぼ一定であるが、100秒になると大幅に低下する。このように、スイッチング周期も重要な因子であり、材料や使用目的によつてスイッチング周期を変える必要がある。第9図は(111)配向面のX線回折強度とエレクトロマイグレーションによる配線寿命との関係調べたものである。Si基板上に厚さ0.5 μm 成膜後、幅0.8 μm 、長さ2mmのストライプパターンを加工し、450°C×60分の熱処理をした。これに保護膜として厚さ1 μm のSiO₂膜をCVD法で形成した。試験温度は150°C、電流密度は $2 \times 10^6 A/cm^2$ で行ない配線が判断するまでの時間を測定した。第9図においてX線回折強度が8Kcps~70Kcpsに増加すると断線時間も40~510時間と大幅に伸びX線回折強度(配向性)と耐マイグレーション性は相関関係があることがわかる。また、従来法のDCマグネトロンバイアススパッタ法で成膜したものは同図に示してあるように回折強度は8Kcpsである。このときの断線時間は40時間、本発明の最大回折強度37Kcpsでは510時間であるから、本発明は従来法に比べ約14倍耐マイグレーション性が向上した。第10図はステツブカバレツジに及ぼすバイアス比($T2/(T1+T2)$)の影響を示す。スイッチング周期($T1+T2$)は1sec、スパッタベース電力比(8W/PW)は0.3、バイアスピーク電圧(PV)は150Vの成膜条件にし、スルーホール径が0.8 μm 、アスペクト比が1のパターンをSi基板に形成し、これに膜形成してステツブカバレツジの状況をSEM観察で調べた。ステツブカバレツジはバイアス比が0.3で60%の最大値を示すが、これよりも、バイアス比が増減してもステツブカバレツジは低下する。また、同図に示してあるスルーホール断面の膜形状が示すようにバイアス比を変えることにより膜形状を制御することができる。例えば成膜初期にはバイアス比を大きくし時間と共にバイアス比を小さくして行けば、より一層ステツブカバレツジを向上させることが可能である。また、本発明と同じバイアス電圧150Vで成膜した、従来法DCマグネトロンバイアススパッタ法のステツブカバレツジは22%であった。本発明はバイアス比を変えることにより膜形状を変えることができるが、従来法はバイアス電圧を固定してしまえば変える因子がないためステツブカバレツジは向上しない。

10

なお、従来法でバイアス電圧を高くするとイオンの運動エネルギーが大きくなるため、ステツブカバレツジは多少改善できる。しかし、イオン衝撃により基板の損傷が生じ膜質はさらに低下する。

第22図は、第1図に示す膜形成装置を用いて本発明の方法によりSi基板上にAl膜を形成したときの(111)配向性に及ぼすAr雰囲気圧力の影響を、従来の各種の方法と比較して示したものである。

本発明のAl膜形成条件は、スパッタリングと逆スパッタリングのスイッチング周期を1秒、バイアスピーク電圧を150V、バイアス比を0.3、スパッタベース電力比を0.3とした。

従来法においてスパッタ法とは逆スパッタを行わない方法であり、バイアススパッタ法とは基板に負の電圧を印加しながらスパッタする方法であり、波形制御交流スパッタ法とは交流を用いてスパッタし且つ電圧の波形を制御した方法(特願昭61-169590号に記載の方法)である。本発明によれば 10^{-1} Torrよりも低い圧力で膜形成できるようになりX線回折強度を従来法にくらべて著しく高くすることができる。

これに対して、従来法ではAr雰囲気圧力を 10^{-1} よりも低くすることはできずX線回折強度も100Kcpsが限界である。本発明はAl膜の(111)面のX線回折強度を150Kcps以上にできる唯一の方法である。

「実施例2」

実施例1はターゲットが導電性のものには有効であるが、ターゲットが絶縁物では放電することができない。そこで第1図のスパッタ電力波形制御電源2、逆スパッタ定電圧波形制御電源1を13.5MHz程度の高周波電源にし、第11図の波形の模式図のようにすることによりターゲットが絶縁物でも放電ができるようにしたものである。実施例1の方法でAlを成膜しパターンニング後、多層配線の層間絶縁膜としてSiO₂を成膜したが、段差部の密着も良く、また、表面の段差がなくなり平坦化できた。

「実施例3」

コンタクトホールが1 μm 以下になるとコンタクト抵抗は急激に増加する。これはSi基板からAl配線部に析出してくるSiの粒径が1 μm を越すものがあるからである。これを防止する一つの方式としてバリヤメタルがある。バリヤメタルには種々のものがあるが、TiNはAlとSiの反応をおさえる点で最も優れているといわれている。しかし、TiNはDCマグネトロンスパッタ法で、ターゲットにTiを用いAr+N₂+O₂雰囲気中で膜形成すると、第20図の膜断面が示すように結晶は柱状晶に成長する。この膜特性は膜に残留する応力は少なく、亀裂などの欠陥は生じずバリヤ効果が大きい。しかし、比抵抗は1000~2000 $\mu\Omega \cdot cm$ と大きい欠点がある。一方、基板に負のバイアス(逆スパッタ)を与えながら膜形成したものは第15図に示すように結晶は微細化し粒状化している。この膜の比抵抗は上記のものに比べ50~200 $\mu\Omega \cdot cm$ となり

(6)

特許2602278

11

大幅に低下する。しかし膜の残留応力が大きく亀裂が発生しやすく、また、バリヤ効果が少ない欠点がある。バリヤ材としては比抵抗ができるだけ小さくバリヤ効果の大きいものが良い。しかし、いずれの方法も相反するものであり、実用化の障害になっている。すなわち、スパッタと逆スパッタを交互にスイッチングして膜形成すれば第12図のように柱状晶と粒状晶の層状膜となり、それぞれの特長がいかされた膜が形成であるものと考えた。そこでスイッチング周期を10sec、バイアス比を0.5、スパッタベース電力比を0.3、ターゲットをTiとし、Ar (7.5) + N₂ (2) + O₂ (0.5) の雰囲気で膜形成した。その結果、比抵抗は180~250μΩ・cmが得られ、450℃の熱処理を行なってもバリヤ層を破壊しAl配線部にSiが析出したり、膜に亀裂が発生することはなかった。このように、本発明は反応性スパッタに適用し複合膜を形成することができる。

なお第23図は、集積回路を有するSi基板上に上記方法によつてTiN膜を形成し、その上にAl配線膜を形成し、更にその上をSiO₂よりなる保護膜で被った構造を示している。保護膜はSiO₂に限るものではない。

「実施例4」

実施例1では第1図の装置構成図が示すようにターゲットを用い真空容器のアースとターゲット間に発生するイオンによりスパッタで膜形成をしていたが、この蒸発源を電子ビーム蒸着、抵抗加熱蒸着、高周波加熱蒸着としても良い。第13図は蒸発源を電子ビーム蒸発源とした実施例である。フィラメント13で熱電子を発生させ、熱電子加速電圧波形制御電源11で熱電子を加速し、その熱電子を偏向コイル16で蒸発物質14に集中するように制御して蒸発させている。符号12はフィラメント加熱電源、符号15はるつぼである。この動作と基板8に印加する電圧を交互にスイッチングすることにより膜形成することを基本としている。しかし、電子ビームをパルス的に蒸発物質14に与えても熱慣性があるためすぐには蒸発しない。これを防止するため、第14図の各部の波形の模式図が示すように、基板8に負の電圧が印加され逆スパッタされている期間は電子ビーム(熱電子加速電圧)を完全にOFFすることなく、ベースの電子ビームを流しておく。このベースの電子ビームにより蒸発物質は予熱されているので蒸発物質14の蒸発の応答性と制御性が改善される。また、電子ビームの出力を変化させる熱電子加速電圧波形制御電源の波形出力を変えると電子ビームの集点がずれてしまう。これを防止するため偏向コイル16に印加する電圧を熱電子波形出力(電圧)に同期させて集点ずれを防止している。次に本装置を用いた種々の実験を行なった結果、Al膜の結晶配向性(111)は実施例1に比べX線回折強度で30%減、膜形成速度は3倍となった。

「実施例5」

第15図の実施例は、ターゲット6を衝撃するイオン源

12

と基板を衝撃するイオン源を独立に持ち、それぞれのイオン源を交互にスイッチングすることにより膜形成と逆スパッタを行う方法である。イオン源はマイクロ波方式、高周波方式、熱電子方式とすることができる。第15図の実施例はマイクロ波方式の例である。任意波形発生器9からの信号によりそれぞれ波形制御されたマイクロ波を波形制御マイクロ波電源19で発生させ導波管22でプラズマ発生室24に導き、プラズマを発生させる。それぞれのプラズマ発生室にはメツシス電極でできたイオン引き出し電極21についている。これに波形制御イオン引き出し電源20で負の電圧を印加することにより、真空容器17内にイオンを引き出し、それぞれのイオン源により、ターゲットと基板を交互にスイッチングして膜形成と逆スパッタを行なう方法である。この方式の特長はマイクロ波出力、あるいはイオン引き出し電圧を変えることによりイオンエネルギーを任意に可変できる。また、イオン源が独立しているため互いに干渉することはない。また、膜形成室とイオン源がメツシス電極でできられているので、イオン源より1~2桁高真空域で膜形成することができる。したがって適正範囲が広く膜質も実施例1に比べて優れている。しかし、実施例1に比べ膜形成速度は40%減となる。

【発明の効果】

以上のように、膜形成イオン衝撃(逆スパッタ)を交互にスイッチングして膜形成することにより、結晶粒の配向性とステップカバレッジを大幅に向上させることができる。また、配向性が良いことは耐エレクトロマイグレーション性を高め、VLSIのAl又はAl合金配線の寿命を伸ばし信頼性を著しく向上させる。ステップカバレッジの改善は、ますます微細化して行くVLSIの配線プロセスに対応できるばかりでなく、現有VLSIに対しては、より信頼性を向上させることができる。また、反応性ガス雰囲気中膜形成することによりスパッタ法、従来のバイアススパッタ法では得られないすぐれた特性の複合膜を合成することができる。

【図面の簡単な説明】

第1図は本発明による薄膜形成装置の一実施例の構成図、第2図及び第3図はその作動の例示図、第4図及び第5図は本発明の膜形成のメカニズムを示す説明図、第6図は放電限界圧力を示す特性図、第7図及び第8図はスイッチング因子と、X線回折強度との関係を示す特性図、第9図はAl配線の破断寿命とX線回折強度との関係を示す特性図、第10図はバイアス比とステップカバレッジとの関係を示す特性図、第11図はスパッタとバイアスに高周波を用いた場合の波形の模式図、第12図は本発明によるTiN膜の組織の模式図、第13図は本発明による薄膜形成装置の他の実施例の構成図、第14図はその作動の例示図、第15図は本発明による薄膜形成装置の更に他の実施例の構成図、第16図は従来法のDCマグネトロンバイアススパッタ装置の構成図、第17図はその作動を示す例

(7)

特許2602276

13


示図、第18図は第16図および第17図における膜形成メカニズムを示す説明図、第19図は従来法のDCマグネトロンスパッタ法におけるTiN膜組織の模式図、第20図はバイアスなしのDCマグネトロンスパッタ法におけるTiN膜組織の模式図、第21図はアスペクト比とステップカバレッジの説明図、第22図はAl膜形成におけるAr雰囲気圧力とX線回折強度との関係を示す特性図、第23図は本発明の一つの応用例を示す集積回路装置の一部の断面図である。

1……逆スパッタ定電圧波形制御電源、2……スパッタ*10


14

*電力波形制御電源、3……バイアス電流制御高周波電源、4……バイアス電流検出センサー、5……コイル、6……ターゲット、7……マグネット、8……基板、10……絶縁物、11……熱電子加温電圧波形制御電源、12……フィラメント加熱電源、13……フィラメント、14……蒸発物質、15……るつば、16……偏向コイル、17……真空容器、18……偏向電圧波形制御電源、19……波形制御マイクロ波電源、20……波形制御イオン引き出し電源、21……イオン引き出し電極、22……導波管、23……コイル、24……プラズマ発生室。

【第1図】




【第11図】



【第12図】




【第2図】



5…高周波コイル
6…ターゲット
7…マグネット
8…基板
10…絶縁物
17…真空容器

【第4図】


【第19図】



(8)


特許2602276

【第3図】




【第5図】


【第6図】





【第7図】



【第8図】




【第17図】




(9)

特許2602276


【第9図】



【第10図】



【第13図】



【第20図】




- 11... 熱電子加速電圧
波形制御電源
- 12... ファイラメント加熱電源
- 13... ファイラメント
- 14... 蒸発物質
- 15... ろっほ
- 16... 偏向コイル


(10)

特許2602276

【第14図】




【第21図】



ステップ幅レサジ: $(L2/L1) \times 100(\%)$

アスペクト比: $S2/S1$

【第16図】




6...ターゲット
7...マグネット
8...基板
10...絶縁物

11...バイアス用直流電源
12...スパッタ用直流電源
17...真空容器

(11)


特許2602276

【第15図】



- 21…イオン引き出し電極
- 22…導液管
- 23…コイル
- 24…プラズマ発生室

【第18図】




- : Arスパッタ粒子
- ⊕ : Arイオン
- : 窒素、酸素、水素などの不純物


(12)

特許2602276

【第22図】



【第23図】



フロントページの続き

(72)発明者 大賀 仁
茨城県日立市久慈町4026番地 株式会社
日立製作所日立研究所内
(72)発明者 河瀬 靖
茨城県日立市久慈町4026番地 株式会社
日立製作所日立研究所内
(72)発明者 板垣 達夫
東京都小平市上水本町1450番地 株式会
社日立製作所武蔵工場内

(56)参考文献 特開 昭61-153275 (JP, A)
特開 昭59-13608 (JP, A)
特開 昭61-264174 (JP, A)
特開 昭61-147870 (JP, A)
特開 昭61-183467 (JP, A)
特開 昭57-500291 (JP, A)
特開 昭61-190070 (JP, A)
特開 昭62-8408 (JP, A)

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **02138456 A**

(43) Date of publication of application: **28.05.90**

(51) Int. Cl

C23C 14/06
C23C 14/34
H01L 21/203
H01L 21/285
H01L 21/285

(21) Application number: **63060421**

(22) Date of filing: **16.03.88**

(30) Priority: **30.06.87 JP 62163092**

(71) Applicant: **HITACHI LTD**

(72) Inventor: **NIHEI MASAYASU**
MIYAZAKI KUNIO
ONUHI HITOSHI
KAWABUCHI YASUSHI
ITAGAKI TATSUO

(54) **METHOD AND DEVICE FOR SPUTTERING AND ITS APPLIED PRODUCT**

impressed on the target 6 and substrate 8, and the voltages are switched.

(57) Abstract:

COPYRIGHT: (C)1990,JPO&Japio

PURPOSE: To remarkably improve the step coverage of the crystal grain and orientational property by impressing a negative voltage on a target and a substrate, and switching the voltages when sputtering and reverse sputtering are alternately repeated between the target and substrate in a vacuum vessel.

CONSTITUTION: The sputtering power waveform, bias voltage waveform (reverse sputtering), and bias current are set by an optional waveform generator 9. The respective set signals are supplied to a sputtering power waveform control power source 2, a reverse sputtering constant voltage waveform control power source 1, and a bias current control high-frequency power source 3. The bias current is detected by a bias current detecting sensor 4, and the high-frequency power to be supplied to a high-frequency coil 5 is controlled by the bias current control high-frequency power source 3 and kept constant. Under such a constitution, sputtering and reverse sputtering are alternately repeated between the substrate 8 and sputtering target 6 opposed in the vacuum vessel 17 to form a film on the substrate 8. In this case, a negative voltage is

